

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-162450

(43) 公開日 平成8年(1996)6月21日

(51) Int. CL ⁴	識別記号	庁内整理番号	P I	技術表示箇所
H 0 1 L 21/316		U		
C 0 4 B 38/00		3 0 4 B		
H 0 1 L 21/768				

H 0 1 L 21/ 90 P

審査請求 未請求 請求項の数 1 O L (全 13 頁)

(21) 出願番号 特願平7-120216

(22) 出願日 平成7年(1995)5月18日

(31) 優先権主張番号 2 4 7 1 9 5

(32) 優先日 1994年5月20日

(33) 優先権主張国 米国 (U S)

(71) 出願人 590000879

テキサス インストルメンツ インコーポ
レイテッドアメリカ合衆国テキサス州ダラス、ノース
セントラルエクスプレスウェイ 13500

(72) 発明者 ブルース イー、グナーデ

アメリカ合衆国 テキサス州 ダラス、ク
ロス クリーク 12219

(72) 発明者 チン - チェン チョ

アメリカ合衆国 テキサス州 リチャード
ソン、ノース クリフ 2010

(74) 代理人 弁理士 浅村 皓 (外3名)


最終頁に続く

(54) 【発明の名称】 電子装置に應用される小さな誘電率の材料

(57) 【要約】

【目的】 隣接する導電体の間の静電容量が大幅に小さい半導体デバイスを作成する処理工程を提供する。

【構成】 前記処理工程は、導電体の間に溶液を与える段階と、次にゲル化する段階と、表面変性する段階と、極めて多孔質な誘電体層を作成するために前記溶液を乾燥する段階と、を有する。この多孔質層の上に、非多孔質誘電体層を作成することができる。これで層間誘電体が完成する。多孔質誘電体層を作成するための新規な処理工程は、真空または大気圧の下で実行することができる。なおかつ、臨界超過圧力の下でゲルを乾燥することによってのみ従来得ることができる誘電体に比べて、良好な多孔度と、良好な孔の寸法と、乾燥期間中の誘電体の良好な縮小とが得られる。



(2)

特開平8-162450

1

【特許請求の範囲】

【請求項1】 (イ) 基板の上に作成された第1導電体と水平方向に隣接する第2導電体とを備える段階と、

(ロ) 湿ったゲルを作成することができる溶液を備える段階と、

(ハ) 前記第1導電体と前記第2導電体との間の隙間が前記溶液で事実上満たされるように前記基板を前記溶液で被覆する段階と、

(ニ) 開放孔あき構造体に配列された孔を有する湿ったゲルを前記基板の上に作成するために、前記溶液をゲル化する段階と、

(ホ) 誘電率が3.0以下でありかつ孔の直径が80nm以下であり、それにより同じレベルにある導電体の間の静電容量的結合が二酸化シリコンの固体誘電体の場合に比べて大幅に小さく、かつ密度の大幅に小さい多孔質誘電体を作成するために、前記ゲルを乾燥する段階と、を有する、半導体デバイスの上に多孔質誘電体を作成する方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、全体的にいえば、半導体デバイス上の誘電体の作成に関する。さらに詳細にいえば、本発明は、多孔質誘電体材料で作成された電気的絶縁体を用いて、半導体デバイスの上で静電容量的結合を小さくする方法に関する。

【0002】

【従来の技術およびその問題点】半導体は、コンピュータおよびテレビジョンのような電子デバイスのための集積回路に広く用いられている。これらの集積回路は、典型的には、複雑な機能を実行するためおよびデータを記憶するために、単結晶シリコン・チップの上に多数個のトランジスタを組み合わせて使用する。半導体および電子装置の製造業者および最終のユーザは、小形のパッケージでかつ短時間で達成でき、一方電力消費の少ない、集積回路を要望している。けれども、これらの要望の多くは、相互に対立している。例えば、与えられた回路の特性寸法を0.5ミクロンから0.25ミクロンにまで単純に縮小することは、電力消費を30%だけ増大させることがあり得る。同様に、演算速度を2倍にすることは、通常、電力消費を2倍にする。小形化することとはまた、通常、チップを備断して信号を伝達する導電体の間の静電容量的結合を増加させる、すなわち、漏話を増加させる。この両方の効果は、達成可能なスピードに限界を与え、およびデバイスの正しい動作を確実に得るために利用される雑音余裕を劣化させる。

【0003】電力消費効果と漏話効果とを減少させる1つの方法は、導電体を分離している絶縁体、すなわち誘電体、の誘電率を小さくすることである。最も普通の半導体の誘電体は、多分、二酸化シリコンであるであろう。二酸化シリコンの誘電率は3.9である。一方、空

2

気（低圧の空気を含む）の誘電率は1.0よりわずかに大きい。したがって、多くの静電容量減少方式は、固体誘電体を空気で少なくとも部分的に置き換える、という方式で考案されてきた。

【0004】カーンタ（Kaanta）ほか名で1991年1月22日に発行された米国特許第4,987,101号は、気体（空気）誘電体を製造する方法を開示している。この方法は、（導電体のような）支持体の間に除去可能な一時的な層を沈着する段階と、この層をキャップ絶縁体層で被覆する段階と、このキャップ絶縁体層の中に貫通孔を作成する段階と、この貫通孔を通して除去可能な材料を取り去る段階と、その後、この貫通孔を閉じる段階とを有する。この方法は、厄介な方法である。その理由の一部分は、この方法では、設計規則の中に貫通孔の位置を配慮することを必要とし、回路設計中に整合誤差の計画を立てることが必要であり、および貫通孔を作成しそして貫通孔に栓をするために余分の処理工程段階を必要とするからである。この方法はまた大きな空洞領域を生じ、そしてこの空洞領域は、機械的応力と熱の発散を処理することが事実上できない。

【0005】サカモト（Sakamoto）名で1992年4月7日に発行された米国特許第5,103,288号は、50%ないし80%の多孔度（多孔度は、構造体の中の空洞である部分の割合をいう）を有し、かつ孔の寸法が約5nmないし50nmである、多孔質誘電体を用いることにより静電容量を小さくする、多重層巻線構造体を開示している。この構造体は、典型的には、酸性酸化物と塩基性酸化物との混合体を沈着させ、次に熱処理をして塩基性酸化物を析出させ、そして次に塩基性酸化物を溶出させることにより、作成される。このような構造体から塩基性酸化物を溶出させることは、問題点が多い。それは、塩基性酸化物の小さなポケットには、浸出剤が到達できないからである。さらに、（ナトリウムおよびリチウムを含む）塩基性酸化物に用いられると説明された元素のいくつかは、通常、半導体産業では汚染材料と考えられており、そしてこのような材料は製造環境から通常除かれるべきものである。極めて小さな（10nm以下の）孔だけを作成することは、この方法を用いる場合には困難であろう。1ミクロンの10分の1またはそれ以下のスケールにまでサブミクロン処理工程が進む時、この要請はなお存在するであろう。

【0006】半導体基板（「基板」という用語は、着目している導電体/絶縁体のレベルに先立って作成されたすべての層を包含するとして、ここでは広義に用いられる）の上に多孔質誘電体膜を作成するまた別の方法は、ブリンカ（Brinker）ほか名で1987年3月24日に発行された米国特許第4,652,467号に開示されている。この特許は、制御された多孔度と孔寸法（直径）を有する多孔質膜を沈着するゾル・ゲル技術を開示している。この開示された技術では、溶液が基板の

(3)

特開平8-162450

3

上に沈着され、そしてゲル化され、次に交差連結され、そして蒸発により溶媒を除去することにより緻密化され、それにより多孔質誘電体が後に残る。この方法の第1の目的は、膜の緻密化である。この方法は、誘電率が小さいことを応用する場合とは反対の方向に向かっている。この方法により作成された誘電体の典型的な多孔度は、乾燥期間中に膜の厚さの永久的な減少が少なくとも20%である場合には、15%ないし50%である。さらに高い多孔度（例えば、40%ないし50%）を達成することもできるが、そのようなことは、このようなマイクロ回路への応用に対し、通常は大き過ぎる孔寸法でのみ達成することができる。これらの材料は、最終的な構造体はゲルではなく、固体材料の開いた孔（孔が分離して孤立したセル小室ではなく、全体的に相互に連結した孔）の多孔質構造体であるけれども、通常はキセロゲルと呼ばれる。

【0007】

【問題点を解決するための手段】本発明により、半導体絶縁体として用いられる、高度に多孔質で、かつ微細な孔（孔の直径が80nm以下であり、そして2nmないし25nmであることが好ましい）を有し、小さな誘電率（ κ は通常3.0より小さく、そして2.0より小さいことが好ましい）を有する、誘電体膜を作成する方法が得られる。驚くことに、本発明の方法により、新型の製造技術を用いることなく、または他の誘電率を小さくする方法に見られる欠点を生ずることなく、制御された湿ったゲルから作成された、誘電率の極めて小さな絶縁構造体を得ることができる。

【0008】本発明で承認されるマイクロ回路に乾燥されたゲル誘電体を応用する際、従来理解されていなかった1つの問題点は、ゲル乾燥期間中に典型的に見られる、縮小効果である。このことは、大きな空洞、ひび割れ、粉末化、遊離した誘電体破片、回りの構造体の中の応力、および誘電体それ自身の緻密化（および誘電率の増大）、のような機械的不完全性の原因となるであろう。サブミクロン寸法の集積回路に普通に見られるような隣接する導電体の間の縦横比の大きな（高さが幅よりも大きい）隙間を多孔質材料で満たすことが要求される時、機械的不完全性は特に好ましくない（そして、起こることがあり得る）。それは、このような隙間の中で縮小が起こると、溝の底面および/または側面から誘電体を遊離するように引っ張ることがあるからである。乾燥期間中のキセロゲル縮小の背後にある主要な原因は、乾燥期間中の孔の中の液体溶媒と蒸気溶媒との間の境界に生ずる毛細管圧力の結果である、と現在は理解されている。本発明の方法により、緻密化および他の縮小効果を制御する新規な解決方法が得られる。この方法は、半導体の製造に容易に適用することができ、それにより、緻密度が大幅に小さく、かつ多孔度が大きい、丈夫な構造体を得られる。この構造体は、縦横比の大きな形状の中

4

においても作成することができる。

【0009】本発明により得ることができるその他の利点のいくつかを挙げれば、次の通りである。処理工程を雰囲気圧力の下で行うことができることである。このことは処理工程を簡単にするだけでなく、同じデバイスの上に多重多孔質層を構成することを可能にする。次に、多孔質膜から溶媒を事実上完全に除去することができることである。さらに次に、この処理工程に用いられる材料は、半導体デバイスに対して有害な材料ではないことである。さらに次に、この多孔質構造体を疎水性（水を跳ね返す）に作成することができることである。さらに次に、応用する際、どの段階においても高い温度を必要としないことである。さらに次に、乾燥された多孔質構造体は適切な構造の強度を有していることであり、それにより、この乾燥された多孔質構造体の上に他の層を沈着することができる。さらに重要なことは、誘電体の中に作成された孔を十分に小さく作成することができることであり、それにより、0.5マイクロメートルないし0.1マイクロメートルの範囲の特性寸法のデバイスに対して、またはさらに小さな特性寸法のデバイスに対してさえ、この方法を用いることができることである。

【0010】本発明により、半導体デバイスの上の導電体の間の好ましくない静電容量的結合を減らすという主要な目的のために、半導体デバイスの上に多孔質誘電体を作成する方法を得ることができる。この方法は、基板の上に作成された少なくとも2個のパターンに作成された導電体を有する層を備える段階と、湿った開放孔あき多孔質ゲル（湿った状態において、ゲルの孔が液体で満たされる）を作成するために後でゲル化することができる、非ゲル化溶液から基板の上に薄膜を沈着する段階と、を有することができる。ゲル化は、金属アルコキシドの加水分解および凝縮、粒子状またはコロイド状の金属酸化物のゲル化、有機前駆物質のゲル化、またはこれらの方式の組み合わせにより、達成されることが好ましい。この方法はさらに、制御された温度条件の下で、予め定められた時間の間、この湿ったゲルを熟成する段階を有することができる。この方法はさらに、ゲル構造体から事実上すべての水を除去するために、湿ったゲルについて溶媒交換を実行する段階を有する。この方法はさらに、湿ったゲルを表面変性剤と反応させる段階を有する。この反応により、孔の内部表面に存在する反応性の高い群（例えば、ヒドロキシル群またはアルコキシル群）の少なくとも15%（少なくとも30%であることがさらに好ましい）を、さらに安定な表面イオン（例えば、有機物、フッ素、過フッ化炭化水素）で置き換えることが好ましく、それにより、乾燥期間中、孔の内部表面の上にある隣接する群の間の凝縮反応を少なくとも部分的に防止することができ、そしてそれにより、緻密化を制御することができる。表面変性剤はまた、湿ったゲルの孔の中の孔流体の接触角を大幅に増大させることが

(4)

特開平8-162450

5

6

でき、それにより、非臨界超過乾燥期間中、毛細管圧力を小さくすることができる。表面変性剤はまた、多孔質構造体を疎水性にすることができる。この方法は、(真空から臨界の近くまでの)1つまたは複数個の臨界以下の圧力で、そしてさらに好ましくは大気圧で、ゲル化した膜を乾燥する段階をさらに有することが好ましい。またはこの方法は、臨界超過状態の下でゲル化した膜を乾燥する段階(必ずしも好ましくはないが)を有することができる。

【0011】

【実施例】本発明と、その種々の特徴および利点は、添付図面を参照することにより最もよく理解することができる。

【0012】本発明の典型的な実施例は、図1に示された種々の段階で構成することができる。ただし、1つの与えられた実施例において、示されたすべての段階が必要であるわけではない。さらに、これらの段階のいくつかにおいて、種々の効果を達成するために、使用材料を置き換えることができ、そして時間と、温度と、圧力と、成分の相対濃度のような処理工程パラメータを広い範囲で変えることができる。図1において、種々の前駆溶液(それらのいくつかについては、具体的な実施例について詳細に説明される。)を混合することができ、そしてその後、基板の上のパターンに作成された導電体の層の上に、この前駆溶液が与えられる。この前駆溶液を与える方法は、例えば、溶媒の蒸発が制限される制御された雰囲気の中でのスピン・オン技術であることができる。少なくとも1つの実施例において、この前駆溶液を与える目的は、隣接する導電体の間の隙間を少なくとも実質的に満たす前駆材料の層を作成することである。前駆溶液は基板の上でゲルになることが可能であり、その処理工程には、溶液およびゲル化の方法に応じて、典型的には、1分から12時間かかる。この湿ったゲルに一定の時間だけ熱成を行うことができる。通常、1つの制御された温度または複数個の制御された温度において、約1日(もっと短いことも可能である)の熱成を行うこと

$$P = \frac{2 \gamma \cos \theta}{r}$$

r

【0015】乾燥期間中に極めて小さな孔(rが小さい)を完全に保持することが困難であることは、この方程式からも明らかである。それは、半径rが半分になると、孔の壁に及ぼす圧力が2倍になるからである。不幸なことに、導電体の間に用いるのに適切である多孔質誘電体は、導電体間の距離よりも少なくとも1桁小さい孔(例えば、導電体間の距離が0.2マイクロメートルの場合、半径rは約10ナノメートルである)を有しなければならない。したがって、毛細管圧力を軽減するために孔の寸法を大きくするように調整することは、マイクロ電子装置への応用に対し選択の幅を制限することに

*とができる。もし湿ったゲルが水を含んでいるならば、このゲルについての溶媒交換を実行するために、1回または複数回の洗浄段階を行うことができ、それにより水が除去されるが、ゲルは湿った状態のまま残る。この溶媒は、プロトン性溶媒(例えば、エタノール)または非プロトン性溶媒(例えば、アセトンまたはヘキサン)のいずれかであることができる。その後、表面変性剤(表面変性段階の効果は、下記で説明されるであろう)とこの変性剤が溶解可能である溶媒とを含む混合体の中にこの構造体を浸すというような方法により、この湿ったゲルが表面変性剤と反応することができる。この溶媒はまた、湿ったゲルの中に既に存在している溶媒と混和可能でなければならない。この構造体から過剰な表面変性剤を除去するために、また別の溶媒交換を後で行うことができる。溶媒はゲルから蒸発することができ、後に多孔質誘電体構造体が残る。もしこの膜が乾燥の期間中密度が大幅に低下するならば、乾燥されたゲルは湿ったゲルと事実上同じ構造を示す(乾燥した膜の厚さは、湿ったゲルの膜の厚さと事実上同じである)。特定の実施例で詳細に説明されるように、この多孔質誘電体は、最終的に、非多孔質の絶縁体層で蓋をされる。

【0013】図2Aは、湿ったゲル構造体10の中の1個の孔12の横断面図である。孔12は、液体の孔流体14で満たされている。図2Bは、同じ孔の中で孔流体が蒸発を行っている状態を示す。(液体から気体への)相変化が、メニスカス18の形成により示されている。メニスカス18は、蒸発の期間中に形成される蒸気16と液体の孔流体14との間の三日月形の境界面である。このメニスカスは、孔の壁に対し孔流体の表面張力が内側向きの圧力を及ぼしている(通常、外向きの圧力が働く流体が多い)ことを示している。この毛細管圧力Pは、孔流体の表面張力 γ と、接触角 θ (流体のメニスカスが孔の表面と接触する角度)と、孔の半径rとに関し、下記の方程式により定められる。

【0014】

【数1】

(1)

なる。他方、孔が毛細管圧力で単につぶれるのに任せれば過剰な収縮が生じ、それに応じて誘電体の密度が増大し、それにより(誘電定数を小さくするという)この方法の第1の目的が達成されなく、そして良好な表面粘着が妨げられる。

【0016】モノリシック・キセロゲル合成における毛細管圧力の問題点を回避するために、エーロゲル技術が開発された。通常、キセロゲル技術に代わるこの変更技術は、臨界超過圧力状態および臨界超過温度状態の下で、湿ったゲルから溶媒を除去する。臨界超過状態の下で溶媒を除去することにより、液体溶媒の蒸発は起こら

(5)

特開平8-162450

7

なく、その代わり、操作の期間中に、流体に一定の密度変化が起こり、明確な状態の境界なしに、圧縮された液体から超過加熱された蒸気に変化する。この技術により、毛細管圧力の問題点を完全に回避することができる。それは、孔の中に状態変化の境界が常に存在しないからである。このエーロゲル技術を半導体製造に適用させるには、問題点があるように見え、そして費用がかかるように見える。典型的な溶媒の候補は、高い臨界圧力を有し（例えば、エタノール、 $6.4 \times 10^6 \text{ Pa}$ (924 psi)、二酸化炭素、 $6.8 \times 10^6 \text{ Pa}$ (1071 psi))、このことにより多くの場合に応用を困難にしている。例えば、これらの圧力は、大気圧の下で蓋をされた多孔質誘電体の以前からの層を押しつぶす傾向がある、または蓋がされないままである以前からの多孔質誘電体層の孔の中に湿ったゲルを無理に押し込む傾向がある。そしてこれらの圧力は、ゲルが乾燥する前に、ゲルがウエハから無理に押し出されることが防止されるように、ウエハの端部で湿ったゲルを閉じ込めることを必要とする。それにも拘らず、一定の条件の下でのこの処理工程により、微細な孔を有する誘電体構造体を作成することができ、本発明を実施する際、多分、この臨界超過技術を利用可能にすることができるであろう。

【0017】これとは異なる実施例として、本発明は、真空から臨界状態近くまでの圧力範囲で応用することができる一群の新規な技術を有している。これらの技術では、大気圧は、取り扱いの容易さにより、および以前の多孔質層と両立し得ることにより、好ましいものである。これらの技術における1つの類似点は、表面変性段階が湿ったゲルの上で実行されることであり、そこでは孔の壁の上の大部分の分子が他の種類の分子で置き換えられる。この表面変性は、典型的には、ヒドロキシルおよびアルコキシルのような反応性表面群をメチル群のようなより安定な表面群で置き換え、それにより、ゲル乾燥の期間中、好ましくない凝縮反応（および縮小効果）を制御することができる。図2Cは、表面変性段階の後の孔の横断面図である。孔12の表面の上にあるゲル10の部分（領域20で示されている）は、異なる種類の分子を含んでいる。表面変性の期間中に置き換えられた反応性表面群の割合を制御することにより、変性されていないキセロゲルに典型である大幅な縮小（制御されない縮小の場合）から、エーロゲル技術の場合にのみこれまで達成可能であった数パーセントだけの収縮にまで、最終的な縮小を調整することができる。密度の増大を事実上解消するために、典型的には、反応性表面群の約30%が置き換えられなければならない。さらに、特定の孔流体と組み合わせ、その湿り性質のために、置き換え表面物質の種類を選定することができる。したがって図2Dでは、メニスカス18は図2Bのメニスカスよりも大幅に平坦であり、その結果、孔の流体の接触角は90度に近い。流体の接触角が90度に近づく時、接触角

8

qのコサインはゼロに近づき、そして方程式1の毛細管圧力Pはそれに比例して小さくなる。表面変性は表面凝結反応を助け、そしてまた孔流体接触角を変えることにより、毛細管圧力を小さくすることができると信じられ、それにより、表面変性されたゲルが乾燥処理にさらによく耐えることができる。この新規な技術は、大気圧で、平均の孔直径と多孔度とを有し、かつ全体としての縮小度が臨界超過で乾燥されたエーロゲルの縮小度と同様である、誘電体層を得ることができる。

【0018】表面変性によりさらに得られる利点は、疎水性であることが可能であることである。例えば、この構造体を疎水性にするのに、反応性表面群の15%だけをメチル群で置き換えることで十分に可能であることが分かっている。これは、半導体処理工程に用いられるすべての材料に対する1つの重要な特徴であり、特に、多孔質材料に対して重要な特徴である。もし多孔質表面が親水性（水を呼び込む性質）のままであるならば、この構造体は、水中ではその自重の何倍も重くなることが可能である通常の家庭用スポンジと多くの点で類似している。けれども、極めて小さな孔の寸法により、親水性の多孔質誘電体はまわりの空中から水を急速に集めることができ、デバイスの製造の際、このことを防止することはさらに困難を付加することになるであろう。ゲルが乾燥される前に孔を疎水性にすることにより、このような種類の困難を避けることができる。

【0019】図3A～図3Dは、本発明に従う製造中の種々の段階における半導体デバイスの横断面図である。これらの実施例を説明する際、ウエハという用語は、従来の半導体処理工程に用いられる、少なくとも本発明に取り込まれた半導体デバイスの処理工程に用いられる、ウエハを意味するとして用いられる。図3Aに、絶縁体層22の上に形成された3個のパターンに作成された導電体（例えば、アルミニウムと少量の銅との合金）24が示されている。この絶縁体層22は、導電体24とこのデバイスの下側の層との間に電気的接触を得るための通路または貫通孔（図示されていない）を有することができる。例えばスピンドル・オン技術により前駆溶液がウエハに与えられた後、導電体の間を埋めている前記前駆溶液26が図に示されている。この前駆溶液は、例えば下記の2段階工程により、作成することができる。その第1段階工程は、テトラエチルオルソケイ酸（TEOS）と、エタノールと、水と、HClとをモル比で約1:3:1:0.0007で混合した混合体であるTEOSストックは、これらの成分割合を60℃で1.5時間の間、一定の還流の下で攪拌することにより作成される。第2段階工程は、0.05Mの水酸化アンモニウムがTEOSストックの1ml当たりに0.1ml加えられる。ストックに水酸化アンモニウムを加えることはゲル化速度を大幅に増進させるから、この溶液をウエハに急いで与えなければならない。（これら2つの段階の順序

(6)

特開平8-162450

9

を変えることは可能であるであろう。)この溶液がウエハに与えられた後、この薄膜が早まって乾燥しないことが確実に得られるように、注意を払わなければならない。溶液/ゲルを有するウエハが、乾燥段階の前にいつでも、液体の中または飽和した雰囲気の中のいずれかに浸されたままであることが好ましい。ゲル化および熟成経時変化は、飽和したエタノール雰囲気の中に約37℃で約24時間の間、このデバイスを置くことにより達成されることが好ましい。次に、好ましくはこのウエハを純粋なエタノールの中に浸すことにより、湿ったゲルから水を除去することができる。その後、表面変性段階を実行することができる。この段階は、トリメチルクロロシラン(TMCS)を体積率で約10%含むヘキサン溶液の中に、ウエハを浸すことにより行われることが好ましい。短い反応時間の後、未反応の表面変性化合物は、通常、非プロトン性溶剤(例えば、アセトン、ヘキサン)の中に浸すことにより除去され、そして過剰の溶媒を排出することができる。この溶媒が交換された後、最終的に、溶媒を湿ったゲル26から蒸発させることができる。このことにより、図3Bの構造体と同様な構造体を得ることができる。図3Bの構造体には乾燥されたゲルが示されていて、多孔質誘電体層28を形成する。図3Bの構造体はまた、この方法の典型値である数パーセントの収縮を示す。(乾燥した多孔質膜の厚さは、湿ったゲルの厚さよりもわずかに小さいだけである。)この実施例および同様な実施例の1つの利点は、この表面変性多孔質誘電体層は疎水性であることであり、一方、そうでない同様な膜が過乾燥された(表面変性の行われていない)エーロゲルは、もし後での処理が行われなければ、親水性の傾向がある。

【0020】図3Cに示されているように、解放された多孔質構造体を密封するために、およびこのデバイスを機械的に補強するために、および貫通孔エッチングおよびまた別の金属/誘電体層を構成するための非多孔質層を得るために、事実上非多孔質である誘電体層30で多孔質層28に蓋をすることが好ましい。この層は、化学蒸気沈着(CVD)またはスピン・オン・ガラス(SOG)のような方法により付けられた、二酸化シリコン、窒化シリコン、二酸化シリコン部分層と窒化シリコン部分層との複合層、酸窒化シリコン、有機絶縁体、またはこれらと同等の材料で構成することができる。図3Dには、非多孔質層30を貫通するエッチングで作成された孔が示されている。金属で満たされた貫通孔32を得るために、この孔が導電体材料で充填され、それにより、導電体24と、パターンに作成された導電体34の第2層との間を電気的に接続する装置が得られる。この第2導電体層の1つが、図3Dに示されている。この実施例の非多孔質層は、層間誘電体の大部分を形成する。固体誘電体は層と層との間の静電容量値をほとんど減少させない、または全く減少させないであろうが、層間の優れた

10

機械的性質が保持される。これは好ましいことである。それは、それにより小さな層間静電容量値を達成するからであり、そして同時に、通常、完全に丈夫な層間誘電体/層間誘電体の機械的性質を保持するからである。このことにより、層間静電容量値の減少が、層間静電容量値の減少よりもはるかに重要であることが分かる。

【0021】図4A~図4Cは、異なる誘電体構造体を有する第2実施例の図面である。図4Aは、図3Cの構造体と同様な構造体を有しているが、1つの異なる点は、非多孔質誘電体層30は、層間誘電体を形成するには薄過ぎることである。図4Bに示されているように、第2多孔質誘電体層36が、例えば非多孔質誘電体層30を非ゲル化前駆溶液で被覆することにより、そして図1の段階を繰り返すことにより、作成される。図4Cに示されているように、第2多孔質層36の上に、キャップ層38を沈着することができる。このキャップ層38は、例えば、非多孔質層30を作成するのに用いられたのと同様の材料および同様の処理工程を用いて、作成することができる。この実施例により、従来の実施例よりは大幅に小さな層間誘電定数を得ることができる。その際、構造上の強度がいくらか犠牲になるであろう。けれども、これらの非多孔質層およびキャップ層は普通孔の作成の制御を助けることができ、そしてキャップ層により、付加的導電体層に対する丈夫な基礎構造体が得られる。

【0022】図5は、1個の多孔質誘電体層と1個の非多孔質誘電体層とを有する実施例を示しているが、層間誘電体と大部分の層間誘電体とは、通常、多孔質層により作成される。多孔質誘電体層28は、層間誘電体を作成するためにほぼ必要な(基板22から割った)深さまで導電体を完全に被覆するために、被覆用溶液の沈積深さを大きくすることにより作成されることが好ましい。この処理工程は、要求された厚さの絶縁体を作成するために、溶液の沈積とゲル化を数回行うことが必要であるであろう。その後、多孔質誘電体層28は、本発明の1つの方法に従って、乾燥を行うことができる。非多孔質層30を、例えば、前記の実施例の非多孔質層を作成するのに用いられたのと同様の材料および処理工程を用いて、多孔質層28の上に付けることができる。

【0023】図6A~図6Fは、多孔質層内誘電体に対して有用であるデバイス構造体の横断面図である。図6Aは、基板22の上にパターンに作成された導電体24を再び示している。例えば前記で開示されたような方法により、導電体24の間の隙間を満たすようにおよび導電体24の上を被覆するように多孔質誘電体層28が構成され、その乾燥された構造体は、図6Bのように多分なるであろう。図6Cは、導電体24の上部を好ましく露出するために、多孔質層28の上部を除去した後の構造体を示している。この材料の除去は、例えば、誘電体多

(7)

特開平8-162450

11

孔度に強く依存する濃度およびエッチング回数で、HF
ブラズマ・エッチングのような制御された化学エッチン
グにより行うことができる。または、この材料の除去
は、例えばシリカの水性コロイド懸濁液を用いて、機械
的研磨機で実行することができる。このことにより、導
電体の間の隙間にだけ多孔質層を非常に精密に沈着する
よりも、厚い多孔質層を沈着しそしてそれにエッチング
を行う方が容易である（したがって、好ましい）ことが
分かる。図6Dは、化学蒸気沈着（CVD）技術による
ことが好ましい沈着段階を示し、それにより、多孔質誘
電体層28と導電体24との上に直接に、例えば二酸化
シリコンの整合した部分層56が沈着される。多孔質層
の上部付近に主として沈着される乾燥処理されたCVD
層は、スピノ・オン・ガラス（SOG）に対して好まし
いものであるであろう。このスピノ・オン・ガラス（S
OG）は、多孔質層28の中の孔を漏らすことができる
溶媒を含有することができであろう。けれども、CVD
は特別に平坦化されるわけではなく、そして厚い誘電
体を作成するためには、比較的遅い方法である。図6E
は、平坦化された層間誘電体を急速に完成するために、
例えばSOG酸化物のような整合した部分層56の上
に、非多孔質誘電体30をどのように付けることができ
るかを示している。

【0024】図6Fは、フォトレジスト・マスク50の
沈着とパターンに作成された後の構造体の図面である。
この構造体により、図6Gに示されているように、層3
0および層56を貫通する貫通孔52をエッチングで作
成するためのウエハができる。この実施例の1つの利点
は、貫通孔52は多孔質誘電体28を貫通しないことであ
る。多孔質誘電体28は、精密にパターンに作成する
のが困難な材料である。最後に、図6Hは、金属が充填
された貫通孔32と、パターンに作成された導電体の第
2層34の1つとを示している。パターンに作成された
導電体の第2層34の1つは、金属が充填された貫通孔
32により、パターンに作成された導電体24の1つに
電気的に接続される。本発明のこの実施例により、層内
静電容量値の大幅な減少と、多孔質誘電体と非多孔質誘
電体との間の良好な機械的接合と、大部分が従来の貫通

12

孔作成法に従う簡単な構成技術と、良好な機械的特性お
よび良好な熱伝達特性を有する平坦で非多孔質の層間誘
電体とを得ることができる。

【0025】図7は、厚さが比較的小さい整合した不動
態化層54により、多孔質誘電体層28が導電体24から
分離された1つの実施例を示している。不動態化層54
は、例えば、CVD二酸化シリコンで作成することがで
きる。この層は、いくつかの実施例において利点を有す
る。図6のような実施例では、多孔質誘電体28を再び
エッチングする期間中、導電体24の上部から層54を
除去することができる。

【0026】図8A～図8Dは、誘電体スペーサを備え
たさらに別の実施例を示す。図8Aにおいて、導電体2
4は、この導電体24の上の誘電体スペーサ58と共
に、パターンに作成される。このスペーサは、（図8D
に示された）非多孔質層30に用いられる材料と同じ材
料で作成されることが好ましい。このことは、導電体層
を沈着し、そして二酸化シリコンのような材料の誘電体
層でそれを被覆し、そしてこれらの両方を1つのマスク
でパターンに作成することにより達成することができ
る。図8Bに示されているように、多孔質誘電体層28
がスペーサ58を被覆するように作成されることが好ま
しい。図8Cは、多孔質誘電体28の上部部分が除去され
た後のデバイスを示している。この段階により、スペー
サの上が露出されることが好ましい。図8Cに示されて
いるように、実際にはこの段階で、スペーサ58の上部
の一部分もまた多分除去されるであろう。最後に、図8
Dは、層間誘電体を完成するために、この構造体の上に
非多孔質誘電体30が沈着された後のデバイスを示して
いる。この実施例の1つの利点は、スペーサを加えるこ
とにより、導電体の一部分を除去する可能性なしに、多
孔質誘電体の上部部分を除去することができることであ
る。この構造体はまた、図6の実施例に比べて、漏話が
小さいという結果を得ることができる。

【0027】下記の表は、図面に示されたいくつかの実
施例を概観したものである。

【0028】

【表1】

(8)

特開平8-162450

13

14

図面の番号	図面の番号	図面の番号	図面の番号
22	図面の番号	図面の番号	図面の番号
図面の番号	図面の番号	図面の番号	図面の番号
24, 34	図面の番号	図面の番号	図面の番号
25	図面の番号	図面の番号	図面の番号
28, 35	図面の番号	図面の番号	図面の番号
29, 38	図面の番号	図面の番号	図面の番号
32	図面の番号	図面の番号	図面の番号
50	図面の番号	図面の番号	図面の番号
図面の番号	図面の番号	図面の番号	図面の番号
54	図面の番号	図面の番号	図面の番号
55	図面の番号	図面の番号	図面の番号
58	図面の番号	図面の番号	図面の番号

【００２９】本発明の範囲は、前記で説明された特定の実施例に限定されると考えてはならない。前記実施例は例示のために示された実施例であって、本発明がこれらの実施例に限定されることを意味するものではない。本発明は、本発明の範囲内に含まれるすべての処理工程および構造体を包含するものである。例えば、当業者は、適切な前駆体から湿ったゲルを最初に作成する多くの他の発表された方法のいずれかを、本発明に対し応用することができであろう。または、一部分のシリカを有機物で置き換えることができ、一方、例えば、主としてシリカである材料（シリコンの５０原子パーセント以下が

40 置き換えられる)をなお有することができるであろう。
本発明の範囲内において、いくつかの特定の実施例の性質を組み合わせたことができる。

【0030】以上の説明に関して更に以下の項を開示する。

(1) (イ) 基板の上に作成された第1導電体と水平方向に隣接する第2導電体とを備える段階と、(ロ) 湿ったゲルを作成することができる溶液を備える段階と、(ハ) 前記第1導電体と前記第2導電体との間の隙間が前記溶液で充填されるように前記基板を前記溶液で被覆する段階と、(ニ) 開放孔および構造体を

(9)

特開平8-162450

15

配列された孔を有する湿ったゲルを前記基板の上に作成するために、前記溶液をゲル化する段階と、(ホ) 誘電率が3.0以下でありかつ孔の直径が80nm以下であり、それにより同じレベルにある導電体の間の静電容量的結合が二酸化シリコンの固体誘電体の場合に比べて大幅に小さく、かつ密度の大幅に小さい多孔質誘電体を作成するために、前記ゲルを乾燥する段階と、を有する。半導体デバイスの上に多孔質誘電体を作成する方法。

(2) 第1項記載の方法において、前記ゲル化段階の後、前記湿ったゲルの中に含有されるすべての水を事実上除去するために、前記湿ったゲルを溶媒で洗浄する段階をさらに有する、前記方法。

(3) 第2項記載の方法において、前記洗浄段階の後、前記孔の表面の上の反応性群の少なくとも15%を事実上安定な表面群で置き換えるために、それにより前記乾燥段階の期間中の前記湿ったゲルの好ましくない凝縮反応および緻密化を制御するために、前記湿ったゲルを表面変性剤と反応させる段階をさらに有する、前記方法。

(4) 第3項記載の方法において、前記反応性群がヒドロキシル群を有する、前記方法。

(5) 第3項記載の方法において、前記安定な表面群が有機物である、前記方法。

[0031] (6) 第3項記載の方法において、前記乾燥段階が臨界以下の1つまたは複数個の圧力で行われる、前記方法。

(7) 第3項記載の方法において、前記反応段階の後、前記表面変性剤の未反応部分が前記湿ったゲルから除去される段階を有する、前記方法。

(8) 第1項記載の方法において、金属アルコキシドを加水分解する段階および凝縮する段階と、粒子状またはコロイドの金属アルコキシドをゲル化する段階と、有機前駆物質のゲル化段階と、またはこれらを組み合わせた段階と、から成る群から選定された方法により、前記ゲル化段階が達成される、前記方法。

(9) 第1項記載の方法において、前記湿ったゲルの中に含まれる溶媒の沸点より低い1つまたは複数個の温度において予め定められた時間間隔の間前記湿ったゲルを熱成する段階を前記ゲル化段階がさらに有する、前記方法。

(10) 第1項記載の方法において、前記多孔質誘電体の中の前記孔の直径が約2nmから約25nmまでの範囲内にある、前記方法。

(11) 第1項記載の方法において、前記多孔質誘電体が主として二酸化シリコンで構成される、前記方法。

[0032] (12) (イ) 基板の上に作成された第1導電体と水平方向に隣接する第2導電体とを備える段階と、(ロ) 湿ったゲルを作成することができる溶液を備える段階と、(ハ) 前記第1導電体と前記第2導

16

電体との間の隙間が前記溶液で事実上満たされるように前記基板を前記溶液で被覆する段階と、(ニ) 開放孔あき構造体に配列された孔を有する湿ったゲルを前記基板の上に作成するために、前記溶液をゲル化する段階と、(ホ) 前記孔の表面の上の反応性群の少なくとも15%を事実上安定な表面イオンで置き換える段階と、

(ヘ) 誘電率が3.0以下でありかつ孔の直径が80nm以下であり、それにより同じレベルにある導電体の間の静電容量的結合が二酸化シリコンの固体誘電体の場合に比べて大幅に小さく、かつ多孔質誘電体層を臨界以下の1つまたは複数個の圧力で前記湿ったゲルを乾燥する段階であって、それにより前記乾燥段階の期間中前記湿ったゲルの好ましくない凝縮反応および緻密化が制御される、前記乾燥段階と、を有する、半導体デバイスの上に多孔質誘電体を作成する方法。

(13) 第12項記載の方法において、前記置き換え段階が(イ) 前記湿ったゲルの中に含まれる事実上すべての水を除去するために前記湿ったゲルを溶媒で洗浄する段階と、(ロ) 前記湿ったゲルを表面変性剤と反応させる段階と、を有する、前記方法。

(14) 第12項記載の方法において、前記安定な表面イオンが有機物である、前記方法。

(15) 第12項記載の方法において、前記乾燥段階が大気圧の下で行われる、前記方法。

(16) 第12項記載の方法において、前記多孔質誘電体の中の前記孔の直径が約2nmから約25nmまでの範囲内にある、前記方法。

(17) (イ) 半導体基板を備える段階と、(ロ) 湿ったゲルを作成することができる溶液を備える段階と、

(ハ) 平均の厚さが0.1マイクロメートルと2マイクロメートルとの間にある前記溶液の膜で、前記基板を被覆する段階と、(ニ) 開放孔あき構造体の中に配置された孔を含む湿ったゲルを前記基板の上に作成するために、前記膜をゲル化する段階と、(ホ) 前記ゲルの中に含まれる事実上すべての水を除去するために、前記湿ったゲルの上で溶媒交換を実行する段階と、

(ヘ) 前記孔の表面の上の反応性群の少なくとも15%を事実上安定な表面イオンで置き換えるために、前記湿ったゲルを表面変性剤と反応させる段階と、(ト) 多孔質誘電体層を作成するために大気圧に近い圧力で前記湿ったゲルから前記溶媒を蒸発させる段階であって、それにより前記蒸発段階の期間中前記湿ったゲルの好ましくない反応および縮小が制御される、前記蒸発段階と、を有する、半導体デバイスの上に多孔質誘電体を作成する方法。

(18) 第17項記載の方法において、前記段階(ヘ)の後、前記ゲルの前記孔から未反応の表面変性剤の事実上すべてを除去するために、第2溶媒交換が実行される、前記方法。

(19) 第17項記載の方法において、前記多孔質誘

(10)

特開平8-162450

17

電体の中の前記孔の直径が約2 nmから約25 nmまでの範囲内にある。前記方法。

(20) 第17項記載の方法において、前記ゲル化段階が、1つまたは複数個の高い温度で予め定められた時間間隔の間前記湿ったゲルを熟成する段階を有する、前記方法。

【0033】(21) 本発明により、隣接する導電体の間の静電容量値が大幅に小さい半導体デバイスを作成するための処理工程が得られる。この処理工程は、導電体24の間に溶液を与える段階と、次にゲル化する段階と、表面変性を行う段階と、極めて多孔質な誘電体層28を作成するために前記溶液を乾燥する段階と、を有することができる。多孔質層28の上に、非多孔質誘電体層30を作成することができる。これで層間誘電体が完成する。多孔質誘電体層を作成するための新規な処理工程が開示される。この処理工程は、真空または大気圧の下で実行することができ、なおかつ、臨界超過圧力の下でゲルを乾燥することによってのみ従来得ることができる誘電体に比べて、良好な多孔度と、良好な孔の寸法と、乾燥期間中の誘電体の良好な縮小とが得られる。

【図面の簡単な説明】

【図1】本発明の典型的な1つの実施例の種々の段階を示したブロック線図。

【図2】溶媒の蒸発の前および溶媒蒸発の期間中の、溶媒で満たされた孔の横断面図であって、Aは湿ったゲル構造体の孔を孔流体が満たしている図。Bは孔流体が蒸発を行っている期間中の図。Cは表面変性段階の後の孔の横断面図、Dは蒸発期間中の図であって、メニスカスがBよりも大幅に平坦であることを示す図。

【図3】本発明の1つの実施例を典型的なデバイスに応用した際の種々の段階を示した、半導体デバイスの一部分の横断面図であって、Aは半導体デバイス作成の初期の段階の図、Bは多孔質誘電体層を形成する乾燥したゲルを示した図、Cは多孔質層を事実上非多孔質の誘電体層で蓋をした図、Dは金属で充填された貫通孔が非多孔質層に備えられた図。

【図4】本発明の2つの異なる応用を示した、また別の*

18

*半導体デバイスの横断面図であって、Aは非多孔質誘電体層の厚さが非常に薄い図3Cと同様の構造体の図、Bは非ゲル化前駆溶液で非多孔質誘電体層を被覆することによりおよび図1の段階を繰り返すことにより第2多孔質誘電体層が作成された図、Cは第2多孔質層の上にキャップ層が沈着された図。

【図5】比較的に厚い多孔質誘電体と比較的に薄い非多孔質誘電体とを有する、本発明の方法により作成された別の構造体の横断面図。

【図6】2つの部分層により作成された非多孔質誘電体を有するまた別の半導体デバイスの横断面図であって、Aは基板の上にパターンに作成された導電体を有する図、Bは多孔質誘電体層が導電体の間を満たしおよび多孔質誘電体層が導電体の上を被覆した図、Cは多孔質層の上部分を除去した図、Dは多孔質誘電体層と導電体との上に整合した部分層を沈着した図、Eは整合した部分層の上に非多孔質誘電体層が作成された図、Fはフォトリソ・マスクが沈着されそしてパターンに作成された後の構造体の図、Gはエッチングで貫通孔が作成された図、Hは貫通孔が金属で充填された図。


【図7】多孔質誘電体層が導電体と直接に接触しないように分離する不動態化層を有する半導体デバイスの横断面図。

【図8】導電体の上部に取り付けられた誘電体スペーサを有する半導体デバイスの横断面図であって、Aは導電体および誘電体スペーサがパターンに作成された図、Bは多孔質誘電体層がスペーサを被覆するように作成された図、Cは多孔質誘電体の上部分が除去されてスペーサの上部が露出した半導体デバイスの図、Dは構造体の上に非多孔質誘電体層が沈着された後の半導体デバイスの図。

【符号の説明】

24 第1導電体
34 第2導電体
28 多孔質誘電体層
30 非多孔質誘電体層

【図5】




【図7】




(11)

特開平8-162450


【図1】



【図2】




【図3】




(12)

特開平 8-162450

【図4】




【図6】



(13)

特開平8-162450

【図8】



フロントページの続き

(72)発明者 ダグラス エム. スミス
 アメリカ合衆国 ニューメキシコ州 アル
 ブクアーケ、マーケット プレース エ
 ス. イー. 1412